[JP-B-2643459]

A semiconductor device driving circuit has an overcurrent protection unit with a delay for protecting the semiconductor device from an overcurrent in a predetermined level and a short circuit current reducing circuit for reducing a short circuit current having a level larger than the overcurrent.

	The state of the s	And a second to the second to	the state of the s
	•		
	•		

(19)日本国特許庁(JP)

(12) 特 許 **報**(B2)

(11)特許番号

第2643459号

(45) 発行日 平成9年(1997) 8月20日

(24)登録日 平成9年(1997)5月2日

(51) Int.Cl.4

識別記号 庁内整理番号 FΙ

技術表示箇所

H03K 17/08

H03K 17/08

В

請求項の数3(全 6 頁)

(21)出願番号 **特顯平1-176318** (73)特許権者 999999999 三菱電標株式会社 東京都千代田区丸の内2丁目2番3号 (22)出顧日 平成1年(1989)7月6日 福永 匡則 (72) 発明者 兵庫県伊丹市瑞原4丁目1番地 三菱電 (65)公開番号 特開平3-40517 平成3年(1991)2月21日 横株式会社北伊丹製作所内 (43)公開日 (72) 発明者 ゴーラブ マジユムダール 兵庫県伊丹市瑞原4丁目1番地 三菱電 機株式会社北伊丹製作所内 **弁理士 宮田 金雄 (外3名)** (74)代理人 審查官 川名 幹夫

(54) 【発明の名称】 パワーデバイスの駆動・保護回路

(57) 【特許請求の範囲】

【請求項1】ゲート抵抗を介して出力電圧を電圧制御形 パワーデバイスに与える駆動回路において、

上記パワーデバイスがオフ状態のときにそのデバイスの ゲートとエミッタ間をゲート抵抗より低インピーダンス とするターンオフ回路を備えたことを特徴とするパワー デバイスの駆動・保護回路。

【請求項2】ゲート抵抗を介して出力電圧を電圧制御形 パワーデバイスに与える駆動回路において、

上記パワーデバイスの電流センサよりの信号を第1の基 準電圧と比較し、その出力を遅延回路を通して上記パワ ーデバイスの駆動回路に帰還し、過電流を検出したとき 設定時間後にパワーデバイスをオフ状態にする過電流保 護回路と、上記電流センサよりの信号を第1の基準電圧 より大きな第2の基準電圧と比較し、短絡を検出したと

き上記駆動回路の出力電圧を低下させる短絡保護回路と を備え、この短絡保護回路の検出時における上記電流セ ンサよりの信号を過電流保護回路の検出レベル以上に設 定することにより、設定時間後にパワーデバイスをオフ 状態にすることを特徴とするパワーデバイスの駆動・保 護回路。

【請求項3】ゲート抵抗を介して出力電圧を電圧制御形 パワーデバイスに与える駆動回路において、

上記パワーデバイスがオフ状態のときにそのデバイスの ゲートとエミッタ間をゲート抵抗より低インピーダンス とするターシオフ回路と、上記パワーデバイスの電流セ ンサよりの信号を第1の基準電圧と比較し、その出力を 遅延回路を通して上記パワーデバイスの駆動回路に帰還 し、過電流を検出したとき設定時間後にパワーデバイス をオフ状態にする過電流保護回路と、上記電流センサよ

りの信号を第1の基準電圧より大きな第2の基準電圧と 比較し、短絡を検出したとき上記駆動回路の出力電圧を 低下させる短絡保護回路とを備え、この短絡保護回路の 検出時における上記電流センサよりの信号を過電流保護 回路の検出レベル以上に設定することにより、設定時間 後にパワーデバイスをオフ状態にすることを特徴とする パワーデバイスの駆動・保護回路。

【発明の詳細な説明】

(産業上の利用分野)

本発明は、電圧制御形パワーデバイスを出力素子として用いるパワーICモジュール等のパワーデバイス回路に関し、特にそのパワーデバイスの駆動回路において過電流及び短絡の保護機能を持つパワーデバイスの駆動・保護回路に関するものである。

(従来の技術)

従来、パワーデバイス回路において用いられている電 圧制御形パワーデバイスの駆動・過電流保護回路の一例 を第3図に示して説明する。第3図において、1はマイ クロコンピユータ (以下マイコンと路称する)、2は駆 動 (ドライバー) 回路、3は電流検出内蔵の電圧制御形 パワーデバイスとしてのIGBTであり、そのエミツタEは 接地され、コレクタCが誘導性負荷6に接続されてい る。そして、このIGBT3を駆動する駆動回路2にはマイ コン1より入力信号VINが入力され、ゲート抵抗4を介 してIGBT3のゲートGに接続されている。また駆動回路 2はそのゲートGに逆バイアスを印加するため+VCCと -VEEの2電源が供給されている。また、IGBT3のセンス SとエミツタEの間に接続されたセンス抵抗5によりIG BT3のコレクタ電流ICをモニターし、その電圧と基準電 圧源7の基準電圧Vreflを比較器8で比較することによ り、過電流の検出を行ない、過電流状態になると異常信 号VFOをマイコン1に出力するものとなつている。

次に動作について第4図のタイミングチャートを参照して説明する。なお、第4図において太い矢印で示す符号Iの部分は通常時の波形を示し、同じく符号IIの部分は過電流時の波形を、符号IIIの部分は短絡時の波形をそれぞれ示している。

まず通常の状態(符号1の部分)では、マイコン1よりの第4図(d)に示す入力信号VINに対応して、駆動回路2の出力であるゲート印加電圧VCEは、-VEEから+VCCの電源レベルとなる(第4図(d))。このため、IGBT3はオン状態となり、コレクタ電流ICが流れる(第4図(a))。そしてコレクタ電流ICが増加し、過電流検出レベルを越えた過電流状態(符号IIの部分)では、コレクタ電流ICが過電流検出レベル21を越えると、比較器8からマイコン1に異常信号VFOが出力される(第4図(c))。すると、マイコン1はその異常信号に基づき処理を行なつた後、入力信号VINを「H」レベルから「L」レベルとする(第4図(d)」。そのため、駆動回路2はその出力を-VEEの電源レベルとし、IGBT3のゲ

ートGを逆パイアスすることによってIGBT3をオフとし、コレクタ電流ICを遮断する。また、符号SHで示す短格時に短格電流が流れた状態(符号IIIの部分)でも、その電流が過電流検出レベル21を越えるため、過電流状態と同様の動作によりコレクタ電流ICを遮断し、保護を行なうことができる。

[発明が解決しようとする課題]

しかし、従来の電圧制御形パワーデバイスの駆動・過 電流保護回路は、以上のように構成されているので、過 電流が発生し、パワーデバイスの保護のためにゲート印 加電圧を下げるためにマイコンによる信号処理が必要で あつた。また、マイコンのソフトウエアによるために計 算時間や異常信号のサンプリング時間が必要なため、入 力信号にフイードパツクをかけるのに時間がかかる。こ のためパワーデバイスに短絡が生じた場合、フィードバ ツクがかかるまで、パワーデバイスが破壊しない短絡耐 虽のあるデバイスを使用しなければならず、スイツチン グスピード, VCE(sat)等の特性を悪くした状態で使用し ていた。また、パワーデバイスをブリッジ格成に接続し た場合、オフ状態のデバイスにdv/dtが印加されゲート 電圧が上昇し、誤動作するのを防止するために、オフ時 にゲートを逆バイアスする必要がある。このため、駆動 回路を2電源で使用するか、あるいは1電源で、逆パイ アス用のダイオード回路やレギュレータ回路を使用する

本発明は上記のような問題点に解消するためになされたもので、IGBTなどのパワーデバイスの短絡耐量に関係なく、スイツチングスピードとVCE(sat)等の特性の良い状態のデバイスを使用するための、過電流保護・短絡保護回路を得るとともに、1電源で、逆バイアスをしないでdv/dtによるゲート電圧の誤動作をしない駆動回路を得ることを目的とする。

〔課題を解決するための手段〕

本発明に係る質圧制御形パワーデバイスの駆動・過電流及び短絡保護回路は、短絡が発生すると同時に、そのパワーデバイスのゲート印加電圧を低下させてそのコレクタ電流を低下させる動作を入力パルス毎に行なうとともに、過電流保護は、過電流発生から誘導性負荷などの場合のフリーホイールダイオードのリカバリー電流を考慮し、あるデイレイ時間後に直接駆動回路の遮断を行なう。また、その駆動回路のオフ時に、IGBT等のパワーデバイスのゲートとエミツタ間を低インピーダンスでショートしたものである。

〔作用〕

本発明に係る短絡保護回路は、短絡が発生すると同時にゲート印加配圧を低下させ、コレクタ電流を低下させることができるので、ICBT等のパワーデバイスの短絡耐量にあわせて短絡とする検出値を設定でき、スイツチングタイム、VCE(sat)を最良にしたデバイスを自由に使用できる。また過電流保護回路も、フリーホイールのリカ

パリー電流分を除くためのデイレイ時間を設けるだけで、直接駆動回路を遮断するため、高速動作が可能となる。しかもマイコンによる信号処理は不要で、異常信号による状態検出のマイコンは行なうだけとなり、マイコンの負荷が軽くなる。また、IGBT等のパワーデバイスのオフ時に、ゲートとエミツタ間を低インピーダンスでショートすることにより、dv/dtによるゲート誤動作を防止できるとともに、逆バイアス回路が不要となり、1電源で、すべての駆動保護回路を動作させることが可能となる。

(実施例)

以下、本発明の一実施例を図について説明する。第1 図は本発明によるパワーデバイスの駆動・保護回路の一 実施例を示すブロツク構成図である。第1図において、 マイコン1よりの入力信号VINは、R/Sフリップフロップ であって、入力信号がリセット端子に接続され入力信号 が印加される度にリセットされるパルス・バイ・パルス 形のラッチ回路10を経て駆動回路2とターンオフ回路11 に入力されると共に、駆動回路2からゲート抵抗4を介 してIGBT3のゲートGに接続される。そして入力信号の オフ時には、ターンオフ回路11によりIGBT3のゲートG を低インピーダンスでグランド (IGBT3のエミツタ電 位)にショートするように接続されている。また、IGBT 3のセンスSとエミツタEの間に接続されたセンス抵抗 5により、IGBT3のコレクタ電流ICをモニターし、短絡 検出は基準電圧源12の基準電圧Vref2と、過電流検出は 基準電圧源7の基準電圧Vref1 (Vref2) と電圧比較を それぞれ比較器13,比較器8で行なう。さらに、短絡保 護用の比較器13の出力は、入力信号VINが入力されるパ ルス・パイ・パルス形ラツチ回路14に入力され、短絡が 発生するとその入力信号のオン状態中、駆動回路2の出 力電圧をゲート抵抗4と4aで抵抗分割して、IGBT3のゲ ートに印加するように接続されている。また、過電流保 護用の比較器8の出力は、誘導性負荷6側のフリーホイ ールダイオード(図示せず)によるリカバリー電流分を 除くべく予め決められたデイレイ時間tdのデイレイ回路 9を介して、マイコン1に異常信号を出力するととも に、駆動回路2の出力を遮断するためパルス・バイ・パ ルス形スイツチ回路10に入力されている。なお、図中同 一符号は同一または相当部分を示している。

次に上記夷施例構成の動作について、第2図のタイミングチャートを参照して説明する。まず通常の動作(符号Iの部分)では、マイコン1よりの第2図(d)に示す入力信号VINに対応して、駆動回路2の出力であるゲート印加電圧VGEが+VCCの電源レベルになり(第2図(b))、ICBT3はオンしてコレクタ電流ICが流れる(第2図(a))。そしてコレクタ電流ICが増加して過電流検出レベル21をこえると(符号IIの部分)、過電流保護回路を構成する比較器8の出力信号は、そのデイレイ回路9のデイレイ時間tdだけ遅れて、ラツチ回路10を

経て駆動回路 2 を遮断し、その出力のゲート印加電圧VGEを「0」 Vとし、同時に異常信号VFOをマイコン1に出力する。そのため、マイコン1は異常信号の発生を検知するだけでよく、入力信号が「L」レベルになると、パルス・バイ・パルス形ラツチ回路10により自動的に異常状態のラツチはリセツトされる。

また、符号SHで示す短絡時に短絡電流が流れた場合 (符号IIIの部分) は、そのコレクタ電流ICが短絡検出 レベル22を越えると同時に、短絡保護回路を構成する比 較器13の出力がパルス・バイ・パルス形ラツチ回路14に 入力される。これにより、ゲート印加電圧VGEがVCC電源 レベルからゲート抵抗4及び4aの抵抗分割により低下し (第2図(b))、そのラツチ回路14によつて入力信号 が「H」レベルの間はラツチする。そして上記短絡保護 回路が働き、コレクタ電流ICは減少するが、この時の電 流値を過電流検出レベル21以上とすると、上記過電流状態と同様に「td」の時間遅れの後、IGBT3のゲートを遮 断し、異常信号を出力する(第2図(c))。

また、駆動回路 2 とターンオフ回路11のタイミングは、その駆動回路 2 の出力が「L」レベルから「H」レベルとなる直前に、ターンオフ回路11はIGBT3のゲート・エミツタ間を高インピーダンスにし、「H」レベルから「L」レベルになつた直後に、ゲート・エミツタ間を低インピーダンスにする。これにより、IGBT3がオフ状態では、ターンオフ回路11によりIGBT3のゲート・エミッタが低インピーダンスにショートされる。そのため、IGBTをブリツジ構成とした場合に発生するdv/dtに伴なうゲート電圧変動による誤動作を防止することができる。

なお、上記実施例では、パワーデバイスとして電流検 出内蔵IGBTについて述べたが、電圧制御形のパワーデバ イスであれば、MOS FET等であつてもよく、また電流検 出内蔵のデバイスでなくても、他の方法によりコレクタ 電流をモニターし、電流を電圧に変換するセンサを用い れば、上記実施例と同様の効果を奏する。

また、短絡保護回路が動作した時、上記実施例ではコレクタ電流が過電流検出レベル以上である場合について述べたが、コレクタ電流が過電流検出レベル以下になつた場合は、短絡保護回路出力(パルス・バイ・パルス形ランチ回路14の出力)を家電流検出用基準電圧源7にフィードバツクし、短絡が発生した場合の過電流検出レベルを下げれば上記実施例と同様の効果を奏する。

(発明の効果)

以上のように本発明によれば、駆動回路においてパワーデバイスのオフ状態時にゲート・エミツタを低インピーダンスにしたことにより、逆バイアスが不要になり、1 電源化を実現できるとともに、短絡保護回路と過電流保護回路の組合せにより、パワーデバイスの短絡耐量を考慮することなしに使用できる。また、マイコン等の外節フイードバツクを必要とせずに保護を行なうので、高

速動作が可能となり、安価な回路が得られる効果がある。


【図面の簡単な説明】

第1図は本発明の一実施例によるパワーデバイスの駆動・保護回路のブロツク構成図、第2図はその実施例の動作説明に供するタイミングチャート、第3図は従来例による駆動・過電流保護回路のブロツク構成図、第4図は


そのタイミングチャートである。

2……駆動回路、3……1GBT、4,4a……ゲート抵抗、5 ……センス抵抗、6……誘導性負荷、7,12……基準電圧 原、8……過電流保護用比較器、9……デイレイ回路、 10,14……ラツチ回路、11……ターンオフ回路、13…… 短絡保護用比較器。


【第2図】



【第1図】



- - .- -. . .



【第4図】

